科目名 *情報回路設計
担当教員   田中 康一郎     
対象学年   2年   クラス   [385]  
講義室   12318CAD演習室   開講学期   後期  
曜日・時限   金2   単位区分   必,選択  
授業形態     単位数   2  
準備事項    
備考    

講義概要/Class Outline

本講義では,論理回路における順序回路設計とHDLによる回路設計手法に関して学びます.HDLで設計した回路は論理合成ツールや論理シミュレータを用いてその構造や動作を理解します.さらに,論理回路の授業で得た知識を用いて自ら設計した回路とそれらを比較することでその違いについて学習します.  

講義計画 /Class Structure

内容
1 自動販売機制御回路の設計
情報回路の復習、自動販売機制御回路の設計
2 電子錠制御回路の設計
電子錠制御回路の設計
3 信号機制御回路の設計
信号機制御回路の設計
4 中間試験
これまでの内容の試験を行う
5 試験の解説とこれまでの復習
6 HDLによる組合せ回路設計(1)
assign文を使った組合せ回路のHDL記述方法を学ぶ
論理合成ツールを用いてHDLコードの機能を理解する
7 HDLによる組合せ回路設計(2)
always文,if文を使った組合せ回路のHDL記述方法を学ぶ
8 HDLによる組合せ回路設計(3)
case文を使った組合せ回路のHDL記述方法を学ぶ
9 HDLによる組合せ回路設計(4)
組合せ回路を対象にカルノー図からHDLコードへの記述方法を学習
10 HDLによる順序回路設計(1)
ストップ機能付きカウンタの設計
11 HDLによる順序回路設計(2)
if文を使った条件分岐機能付きカウンタの設計
12 HDLによる順序回路設計(3)
case文を使った条件分岐機能付きカウンタの設計
13 HDLによるシミュレーション
HDLのシミュレーション方法を学ぶ
14 まとめ
論理回路設計手法,HDL設計,論理合成,論理シミュレーションに関する復習を行う
 

学習・教育目標/Class Target 1.与えられた仕様から順序回路を設計できる。
2.与えられた論理仕様から簡単な論理回路をHDLで記述できる。
3.HDLで記述された回路に対する適切なテストベンチを作成できる。
4.与えられた機能仕様から単体の機能モジュールをHDLで記述できる。
5.機能モジュールを組み合せた回路の構成をHDLで記述できる。
6.機能モジュールを組み合せて複雑なシステムを構成し、HDLで動作検証ができる。  
評価基準/GradingCriteria 秀:上記の項目について総合的に90点以上を満たす。  優:上記の項目について総合的に80点以上を満たす。  良:上記の項目について総合的に70点以上を満たす。  可:上記の項目について総合的に60点以上を満たす。  
評価方法/GradingMethod 定期試験の成績(60%)及び中間試験の成績(40%)あるいは定期試験の成績(100%)のいずれか良い方で評価する。  
受講上の注意/Class Rules また不明な点があれば積極的に質問し、自ら理解するように心がけること。講義の一部で貸与PCも使います。  
受講制限/Prerequisit 本担当教員の講義している情報回路を必ず受講していること.
 
関連する科目/Related Class 本講義は、情報回路、情報科学基礎実験の履修を前提とするものである。離散数学Ⅰ、離散数学Ⅱ、計算機アーキテクチャの知識を基にし、情報回路実験と密接に関連している。  
教科書/Text
著者名  
著書名  
出版社名  
ISBNコード  
指定図書/Assigned Books
著者名 深山正幸・北川章夫・秋田純一・鈴木政國 著  
著書名 『HDLによるVLSI設計』  
出版社名 共立出版 2002年  
ISBNコード  
著者名 猪飼國夫  
著書名 『HDL設計練習帳』  
出版社名 CQ出版 2002年  
ISBNコード  
著者名 Verilog-HDLによる論理合成ツールの基礎  
著書名 枝 均  
出版社名 テクノプレス  
ISBNコード  
参考文献/Bibliography
著者名  
著書名 D.Eトーマス・P.Rモアビー 著『設計言語 Verilog - HDL入門』培風館 1995年  
>出版社名  
ISBNコード